Der RISC-Prozessor TOOBSIE, Softcover reprint of the original 1st ed. 1995
Hintergrundband zum Buch „VLSI-Entwurf eines RISC-Prozessors“ für den Entwurfsspezialisten

Der Hintergrundband gibt dem Entwurfsspezialisten Gelegenheit, den großen Entwurf des RISC-Prozessors TOOBSIE an beliebiger Stelle "bis ins letzte Bit" zu untersuchen oder den Entwurf als Ganzes für eigene Experimente oder die Entwicklung eigener CAD-Werkzeuge zu übernehmen. Hierzu gehören neben einer detaillierten Dokumentation des Befehlssatzes und den vollständigen ablauffähigen VERILOG-Modellen auch die umfangreiche graphische Gatternetzliste. Gerade die vollständige Offenlegung aller Einzelheiten dürfte das Werk von anderen Büchern, aber auch von anderen großen kommerziellen Entwürfen unterscheiden.

VLSI-Entwurf - RISC-Prozessor - Pipeline-Architektur - Hardware-Beschreibungssprache (HDL) - Einführung in VERILOG HDL - Verhalten und Struktur - Interpreter - Grobstrukturmodell - Gattermodell - Test.

Prof. Dr. Ulrich Golze ist Professor für den Entwurf integrierter Schaltungen an der TU Braunschweig.