Description
Le langage VHDL - Du langage au circuit, du circuit au langage - 5e éd. (5° Éd.)
Cours et exercices corrigés
Coll. Sciences Sup
Authors: Weber Jacques, Moutault Sébastien, Meaudre Maurice
Language: FrenchSubjects for Le langage VHDL - Du langage au circuit, du circuit au...:
34.00 €
Temporary Stock Outage (Stock outage)
Add to cart the book of Weber Jacques, Moutault Sébastien, Meaudre Maurice
Publication date: 06-2016
304 p. · 17x24 cm · Paperback
304 p. · 17x24 cm · Paperback
Description
/li>Contents
/li>Readership
/li>Biography
/li>
L'utilisation d'un langage évolué (VHDL, Very High speed integrated circuits Hardware Description Langage) dans la modélisation et la conception des circuits intégrés numériques est aujourd'hui indispensable.
Cet ouvrage propose de découvrir l'ensemble des possibilités offertes par le langage VHDL. Les tests et les pièges à éviter lors de la démarche d'élaboration d'un composant numérique sont également présentés, à travers un exemple "fil rouge". Des exercices corrigés complètent le cours.
Cette cinquième édition a été revue, corrigée et actualisée et les applications ont été remaniées afin de gagner en clarté.
Cet ouvrage propose de découvrir l'ensemble des possibilités offertes par le langage VHDL. Les tests et les pièges à éviter lors de la démarche d'élaboration d'un composant numérique sont également présentés, à travers un exemple "fil rouge". Des exercices corrigés complètent le cours.
Cette cinquième édition a été revue, corrigée et actualisée et les applications ont été remaniées afin de gagner en clarté.
Modélisation etsynthèse : le même langage
Conception et vérification, le langage VHDL à travers un projet
. Un contrôleur de liaison série asynchrone
. Décrire le circuit
. Vérifier son fonctionnement
. Quelques pièges
Simulation de la sémantique du langage VHDL au modèle rétro-annoté vital
. Parallélismes et algorithmes séquentiels : signaux, variables et processus
. Bus, conflits et arithmétiques de vecteurs : le standard IEEE-1076.3
. Communiquer avec l'environnement et le simulateur
. Violation des règles temporelles.
Le langage VHDL, éléments de syntaxe
. Le formalisme de Backus et Naur
. Les objets du langage
. Les instructions
. Structures d'un programme
Conception et vérification, le langage VHDL à travers un projet
. Un contrôleur de liaison série asynchrone
. Décrire le circuit
. Vérifier son fonctionnement
. Quelques pièges
Simulation de la sémantique du langage VHDL au modèle rétro-annoté vital
. Parallélismes et algorithmes séquentiels : signaux, variables et processus
. Bus, conflits et arithmétiques de vecteurs : le standard IEEE-1076.3
. Communiquer avec l'environnement et le simulateur
. Violation des règles temporelles.
Le langage VHDL, éléments de syntaxe
. Le formalisme de Backus et Naur
. Les objets du langage
. Les instructions
. Structures d'un programme
Étudiants des IUT GEII (génie électrique et informatique industrielle).
Etudiants en fin de licence d'électronique (L3) et début de master (M1).
Elèves ingénieurs ; Élèves-ingénieurs ; Etudiants en IUT GEII (8000)
Maître de conférences à l'IUT de Cachan, diplômé de l'Ecole supérieure d'électricité.
Professeur agrégé de génie électrique à l'IUT de Bordeaux, ancien élève de l'ENS Cachan
Ancien chef de travaux à l'IUT de Cachan (décédé)
© 2024 LAVOISIER S.A.S.